DATA MULTIPLEX SYSTEM UTILIZING TIME DIVISION MULTIPLEX BUS

Patent number:

JP4196635

Publication date:

1992-07-16

Inventor:

EGUCHI OSAHIDE

Applicant:

FUJITSU LTD

Classification:

- international:

H04J3/00; H04J3/04; H04L12/48

- european:

Application number:

JP19900321624 19901126


Priority number(s):

JP19900321624 19901126

Report a data error here

Abstract of JP4196635

PURPOSE:To reduce the scale of the hardware at an exchange section by using plural composition sections to apply time division multiplex to asynchronous data of plural channels and transferring the result to a data bus at a band assigned in advance to itself. CONSTITUTION:A composition section 11n uses composition circuits 15n1-15nk to compose k-channels of data as prescribed asynchronous data separately and applies time division multiplex to them at a multiplex section 14n. Then composition sections 111-11n transfer data subject to time division multiplex to a data bus 13 at a band assigned to the data bus 13 itself. Thus, number of synchronizing circuits and memories by accommodated channels are not required for an exchange section 12 and number of the buffer memories and the synchronizing circuits the same as the number (n) of the composition sections 111-11n is provided and data are extracted and stored for each allocated band and when one data is stored in each buffer memory, exchange is attained. Thus, the hardware scale of the exchange section is reduced.



Data supplied from the esp@cenet database - Worldwide

(19日本国特許庁(JP)

⑪特許出願公開

[®] 公 開 特 許 公 報 (A) 平4-196635

50 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)7月16日

H 04 J 3/04 3/00 H 04 L 12/48 Z 7117-5K A 7117-5K

7830-5K H 04 L 11/20

Z

審査請求 未請求 請求項の数 1 (全6頁)

図発明の名称 時分割多重バスを利用したデータ多重方式

②特 願 平2-321624

②出 願 平 2 (1990)11月26日

⑩発 明 者 江 口 修 英

福岡県福岡市博多区博多駅前2丁目3番7号 富士通九州

デイジタル・テクノロジ株式会社内

见出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 伊東 忠彦 外2名

明 稲 曹

1. 発明の名称

時分割多重バスを利用したデータ多重方式

2. 特許請求の範囲

複数の非同期データ組立部(11、~11。) と交換部(12)との間で、同期転送モードの データバス(13)を利用して時分割多重された 非同期データの転送を行なう時分割多重パスを利 用したデータ多重方式において、

前記複数の組立部(111、~111。)は、夫々組立てた複数チャネルの非同期データを時分割多重する多重化部(141~14。)を有し、該多重化部(141~14。)よりの多重データを自己に予め割り当てられた帯域で前記データバス(13)へ転送することを特徴とする時分割多重バスを利用したデータ多重方式。

3. 発明の詳細な説明

〔概要〕

同期転送モードのデータバスに非同期のデータ も多重して転送する時分割多重バスを利用した データ多重方式に関し、

交換部のハードウェア規模を小さくすることを 目的とし、

複数の非同期データ組立部と交換部との間で、 同期転送モードのデータパスを利用して時分割多重された非同期データの転送を行なう時分割の配置が がスを利用したデータ多重方式において、前配配数の組立部は、夫々組立てた複数チャネルの非同期データを時分割の非正の多重に予め割りの多重データに表するよう構成する。

〔産業上の利用分野〕

本発明は時分割多重パスを利用したデータ多重

方式に係り、特に同期転送モードのデータバスに 非同期のデータも多重して伝送するデータ多重方 式に関する。

〔従来の技術〕

第5図は従来の時分割多重バスを利用したデータ多重方式の一例の概略構成図を示す。同図中、 1、~1。は夫々セル組立部で、チャネルに対応 して設けられている。セル組立部1、~1。は音 声、データ、動画像などの、ベアラ速度やバース

される。

第5図のセル交換部4はデータバス3からの上記時分割多重データ(ヘッダ含む)をチャネル毎に設けたセル同期部5~~5~で別々に受信し、ここでサイクリック・リダンダンシイ・チェック(CRC)コードなどを用いた誤りチェックでい、誤りなしのときは入力データが同期していると判断して入力データを次段のFIF〇6~~6~へ供給する。

FIFO6、~6、で夫々格納されたデータは、セル交換部4内でそのヘッダを通話路内の各単位スイッチハードウェアが自律的に読みとって得た情報に基づきルーティングされる。

[発明が解決しようとする課題]

しかるに、上記の従来方式ではセル交換部 4 内のセル同期部 5 1、~ 5 1 下 O 6 1 ~ 6 1 が、セル組立部 1 1 ~ 1 1 の入力データチャネル数に 1 対 1 に対応して設けられているため、収容チャネル数が多くなるほどセル交換部 4 のハードウェ

ト性が異なる種々のメディア情報(以下、これらを総称してデータという)が入力され、これらを固定長の塊にセル化(パケット化)し、この情報に宛先等のルーティング情報であるヘッダを付加して「セル」と称する単位の組立てを行なってから、FIFO2、~2、夫々に格納する。

以下、フレーム同期単位で上配の動作が繰り返

ア規模が増大し、コストが高くなるという問題が

本発明は上記の点に鑑みなされたもので、交換部のハードウェア規模を小さくし得る時分割多重バスを利用したデータ多重方式を提供することを目的とする。

(課題を解決するための手段)

第1図は本発明の原理構成図を示す。本発明は、 組立部111~11。と交換部12との間で、同 期転送モードのデータバス13を利用して時分割 重立れた非同期データの転送を行なうデータ夫 重方式において、組立部111~111。の時分割は、 組立てた複数チャネルの非同期データを時分割を 重する多重化部141~14。を有し、多重で予め割 141~14。よりの多重データを自己に予め割 り当てられた帯域でデータバス13へ転送する。

(作用)

第1図において、組立部11~はℓチャネルの

データを組立回路15 、、~15 、、で別々に所定の非同期データとして組立てた後、それらを多重化部(MUX)14、で時分割多重する。同様に、組立部11。は k チャネルのデータを組立回路

15。、~15。で別々に所定の非同期データと して租立てた後、それらを多重化部(MUX)

14、で時分割多重する。

組立部11,~11。は次に多重化部14,~
14。で時分割多重したデータを、データバス
13の自己に割り当てられた帯域でデータがバス
13の帯域割り当てを説明する図で、組立の
11,からの多重データは1フレーム中の x + 1
番目と x + 2番目のタイムスロット T S ***・で転送され、組立部11。からの多重 データは1フレーム中の y + 1番目と、 y + 2番目 及び y + 3番目のタイムスことを示している。

従って、本発明ではデータバス13を介して上

ファメモリとしてのFIFO25 $_1$ ~25 $_4$ に格納された後、多重化部(MUX)26 $_1$ へ転送される。

同様に、第5チャネル~第8チャネルの端末で非同期で発生されたデータは、端末INF21。又は21。、データバス22を介してセル組立/分解部23。(前記組立部11。に相当)内に入力され、チャネル別にセル組立部24。~24。でATMセルに組立てられた後バッファメモリとしてのFIFO25。~25。を介してMUX26日で1個あるが、第3図には図示の便宜上、2個のみ図示してある。

データバス 2 7 は時分割多重データを転送するバスで、第 4 図に示すようにセル組立/分解部 2 3, に対しては全部で512 タイムスロット (TS) からなる 1 フレーム中、 x + 1 番目と x + 2 番目のタイムスロット TS。, TS。, に帯域を予め割り当て、セル組立/分解部 2 3。に対しては1 フレーム中、 y + 1 番目と y + 2 番目のタイ

記の時分割データが入力される交換部12は、収容チャネル数分の同期回路及びメモリは不要となり、組立部11~11.の数 n と同じ数のバッファメモリ及び同期回路を有し、上記の割り当てられた帯域毎にデータを抽出及び格納し、各バッファメモリに1データ分が書積された時点で交換を行なうことができる。

(実施例)

第3図は本発明の一実施例の構成図を示す。本実施例は前記した組立部111、~111。のチャネル数ℓ、 kが夫々 "4"で、ATMセルの多重の例である。第3図において、第1チャネル~9年の場合で表生されたデータは、第1チャネルの場下で発生されたデータは、衛末インタフェース(1NF)211、221、を介してデータバス22へ送出立部11、に相当に対力では、で各チャネル毎は立つのセル組立部24、~24、からのATMは夫々対応する。本本ののATMは夫々対応する。本本ののATMは夫々対応する。本本ののATMは夫々対応する。本本ののATMは夫々対応する。本本ののATMは夫々対応する。本本ののATMは夫々対応

ムスロットTS,, TS,, に帯域を予め割り当 てている。

これにより、第4図(A)~(C)に示すように第1チャネル,第5チャネルの各データが答された。 第1チャネルの2タイムスロットで順次転2チャスロットで順次に第2チャスの名が各フレームをでである。 第7チャネルの2タイムスロットで順対なように第3チャ、所定の4回の1)に示すが各プレームをででである。 第5チャネルの2タイムフットで順次転送された後、第6チャネルの2タイム)に示す如くまる。以下によりではない。 第5チャネル 即次転送される。以下はより返される。

このようにしてデータバス27で時分割多重されたセルは、第3図のセル交換部28(第1図の交換部12に相当)内のセル同期部29,~ 29。に入力され、ここでデータバス27の帯域に基づいて、多重化部26,,26。からの各セルのうち、多重化部26,からのセルはセル同期 部29,で抽出され、多重化部26.からのセルはセル同期部29.で抽出され、更に夫々データの先頭を見付けるために同期をとられた後、FIFO30,~30.のうち対応するFIFO30,30.に失々格納される。なお、図示しないセル組立/分解部23.~23.からのセルはセル同期部29.~29.に入力される。

FIFO30、~30、に1セル以上のデータが書積された時点で、スイッチ部31が各セル中のヘッダに基づいて指定された相手の回線へFIFO30、~30、からのデータを振り分けるスイッチングを行なう。スイッチ部31からのデータはFIFO32、~32、のうち、振り分けたのFIFOに格納された後、データバス33を介して回線INFへ転送される。

なお、相手先からのデータはセル交換部 2 8 内のセル同期部 3 4 1 ~ 3 4 1 に夫々入力され、各々割り当てられた帯域のデータが抽出され、更にデータの先頭を見付けるために同期をとられた後、FIFO 3 5 1 ~ 3 5 1 を通してスイッチ部

第4図は第3図のデータバスの帯域割り当て説 明図、

第5図は従来の一例の概略構成図、

第6図は従来方式のデータバス帯域の割り当て 説明図である。

図において、

- 111~11. は組立部、
- 12は交換部、
- 13はデータバス、
- 14,~14. は多重化部 (MUX) を示す。

特許出願人 富 士 通 株式会社

代理 人 弁理士 伊 東 忠



同 弁理士 松 浦 兼



同 弁理士 片 山 修 3

3 1 に入力される。スイッチ部 3 1 でスイッチングされたデータはF 1 F O 3 6 を通してセル組立 /分解部 2 3 1 、 2 3 2 内の分離化部(D M U X)(図示せず)に入力され、指定チャネルを収 容するD M U X でヘッダに基づいて抽出される。

[発明の効果]


上述の如く、本発明によれば、交換部における 同期回路やバッファメモリの数を、収容チャネル の数でなく、複数チャネルのデータを多重化 組立部の数に低減することができるため、交換部 のハードウェア規模を削減することができる 装置をコストダウンできる等の特長を有するもの である。

4. 図面の簡単な説明

第1図は本発明の原理構成図、


第2図は本発明のデータバスの帯域割り当て説 明図、

第3図は本発明の一実施例の構成図、




本発明の原理構成図


第 1 図




第 2 図



本発明の一実施例の構成図 第 3 図



第3図のデータバスの帯域割り当て説明図 第 4 図



• 0